This is an example review we did for our intern who is designing a Multi Battery Charger for Frogwatch

Schema Review

Algemeen

• [x] Plaats een condensator bij elke power input pin van elke chip (U4 VCC, U4 Vref & Vdd, etc). 100nF of 1uF is prima. Als een chip snel schakelt heeft deze een kort pulsje stroom nodig. Tracks gedragen zich dan als spoeltjes waardoor de spanning zonder voldoende capaciteit vlakbij de chip inzakt. (kan voor ruis of EMC problemen zorgen).
• [x] Footprints voor condensators: 0603 is prima, let bij grotere waardes (> 1uF) op dat je:
  • [x] een voltage rating specificeert (voeg een veldje 'rating' toe in het component). Suggestie: >=50V voor 24V componenten, >= 16V voor 5V componenten.
  • [x] een footprint selecteert die bestaat (bijv 10uF@50V bestaat waarschijnlijk niet in 0603, moet misschien 0805, 1206 of 1210 worden)
• Tip: signalen zonder net label zijn in de layout niet makkelijk te herkennen. Waar nodig kun je netlabels toevoegen in je schema om het layout werk makkelijker te maken.

Opamp

• [x] TC75S67TU,LF heeft helaas maar een heel beperkte range voor ingangssignaal (0-1.4V):

We kunnen het beste op zoek naar een zgn 'rail to rail' opamp. Bijvoorbeeld TLV9001 . Het symbool daarvoor zit al in kicad libraries.

• [x] opamp voeden vanaf 5V ipv 3.3v (input signaal gaat tot 4.2V!)

Fuel Gauge

• [x] input weerstanden een precisie rating geven. Ik zou 0.1% kiezen (met 1% van 8.4V zit je er al 84mV naast).
• [x] Q6+R19 zijn niet echt nodig, dit bespaart maar ~6uA volgens datasheet. Ik zou het weglaten (SW ongebruikt laten).
• [x] D2 zit verkeerd om. Dit is een zener diode (die laat vanaf een bepaalde spanning stroom door in 'omgekeerde richting'). De BZX84C4V7 lijkt me een geschikte variant (specifieker part nummer voor de 4.7V variant).
• [x] voor de zekerheid zou ik een DNP weerstand van +3.3V naar U2 pin 6 plaatsen. Mocht het nodig zijn kunnen we daar met het prototype een 0-ohm solderen (in plaats van regulator circuit Q5/D2/R18).

5V DC-DC

• [x] 5V DC/DC: aansluitschema even nakijken. Volgens mij is de voltage divider voor de FB pin niet juist. Vergelijk even met datasheet 9.2

• [x] Vin condensatoren: als C18-C20 inderdaad in 0603 verkrijgbaar zijn kan C21 wat mij betreft weg (zo niet C18-C20 footprints updaten en in layout de kleinste footprint het dichtst bij U3 plaatsen).

Battery charger

• [x] Vref is een output, dus niet aan 3.3v verbinden (zie dat dit een klein foutje in het symbool is, vref zou ideaal gezien als power output gedefinieerd horen te zijn)

• [x] PG pin zal in praktijk altijd laag zijn, dus D5 kan uiteindelijk misschien weggelaten worden. Eventueel laten zitten voor nu (debug?)

• [x] aansluitschema even nakijken. Vergelijk met datasheet 10.2.2 of 10.2.1 en let op de SRN, SRP lijnen en component RSR1: Ik zou in het schema net even meer ruimte pakken (zet hem alvast in een subsheet) en de componenten wat overzichtelijker proberen te plaatsen zoals in de datasheet.

• [x] CE pin als het kan aan de overige microcontroller GPIO's hangen ipv aan vref. dan hebben we nog de optie om in software charger(s) aan/uit te zetten. Als er niet genoeg pinnen zijn kun je ze ook per 2 packs delen.

Connectors in overleg nog aanpassen, zie issue #2

Charger

• er zit een condensator aan CE. Volgens mij hoort die bij VREF:

Battery connector

• [x] A_DIAG1 zit nu met 10K aan ground. Dit wordt een voltage divider samen met de 2M serieweerstand in de pack, dus weglaten! Voor EMC zou je wel een kleine condensator (bijv 22-50pF,) kunnen toevoegen, maar ik heb nog een beter idee:

Nog beter: ik bedenk me dat ESD beveiliging op de batterij connector een goed idee is, omdat de gebruiker die kan aanraken en/of er statische zaps kunnen ontstaan bij het in/uit pluggen.

Suggestie: component Power_Protection:ESDA6V1-5SC6 (in kicad library) Dit component heeft als bijvangst ook ongeveer 50pF aan condensator, dus deze kan zal zowel als EMC filter als als ESD beveiliging werken.

• [x] Ik zou zowel Tsense als A_DIAG1 naar 1 van de pinnen van de ESD chip verbinden (kies afhankelijk van wat fijn is in layout).

• [x] BAT+ en BAT- voorzien van een 0603 condensator footprint (10nF of evt DNP) naar GND.

24V power connector Dit moeten we nog uitkiezen, houd voldoende ruimte in je layout. Denk dat er ook nog een zekering of input filter bij komt

• [x] opamp input weerstand: ik zou de bypass van die R53 weglaten en er standaard een 10K van maken. De 10K kan helpen als extra input beveiliging bij ESD en kan dan desgewenst makkelijk vervangen worden door een andere waarde zonder trace te hoeven snijden.

Extra: test points

Het kan handig zijn om wat testpunten toe te voegen. In het schema kun je een 'testpoint' symbool toevoegen op signalen die je tijdens verificatie metingen zou willen nameten. Kijk maar even waar het in de layout nog past, hoeft niet op elk signaal. De simpelste footprint die ik vaak gebruik is TestPoint:TestPoint_Pad_D1.0mm.

Layout Review

Power input

• [x] Reken even maximum stroomsterkte na, ook handig om in het schema te vermelden. worst-case denk ik 6x3A * 8.4V / (24V * 90% efficiency) ?
• [x] Laten we een zekering toevoegen bij J1. Je kunt deze footprint pakken: itter_Footprints:Fuse_2410_6125Metric. Component kan eentje uit de Bel Fuse 0679H0250 serie worden (waarde iets boven maximum stroom kiezen)
• [x] De Vin track mag wel een stuk breder, iets van 5mm denk ik (je kunt de Kicad Calculator gebruiken). Vooral het eerste stuk waar alle stroom loopt

Fuel gauge

• [x] toch nog een foutje in het schema. De datasheet is hier bijzonder onduidelijk/misleidend. Na vergelijken van reference designs en devkits is mijn conclusie dat de tekst klopt maar je niet alle plaatjes kunt vertrouwen. Ze hebben dit zelfs zelf fout gedaan in hun eerste revisie van de devkit. Het verwarrende is dat deze chip niet direct aan GND verbonden moet worden (zeer uitzonderlijk):
• Pin 7: CSN. Deze als enige aan de board ground verbinden
• Pins 8,9,15 (CSPL/GND/EP): allemaal samen aan BAT- verbinden.
• Decoupling capacitor (C92) tussen REG en BAT-
• [x] Layout: zie dit plaatje als voorbeeld (achterin de datashet p29): Deze chip heeft dus effectief zijn eigen lokale 'ground' die alleen via de sense weerstand aan de rest van het board verbonden is. Ik zou dit normaal nooit aanraden maar dit is nu eenmaal hoe deze chip ontworpen is blijkbaar.
• [x] layout tip: ik denk dat na bovenstaande aanpassing de sense weerstand 180 graden gedraaid beter uit komt. Dat zou ook de BAT- track korter maken.

Battery connectors

• [x] BAT- mag wel wat breder. Hier loopt dezelfde stroom als door BAT+!
• [x] ESD beveiliging (bijv D31) zit al mooi dichtbij de connector, wel zou ik de tracks wat verder weg routen van andere signalen zodat de ESD pulse niet 'overspringt' of stoort. Misschien nog wel het makkelijkst om dit via de onderste laag te doen (connector is toch al through-hole op alle lagen anwezig) Tip: de pinnen op de ESD-beveiligingschip zijn uitwisselbaar, als het handig uitkomt voor je layout kun j ook andere pinnen gebruiken (hoeft niet perse pin 4/6 te zijn).
• [ ] ESD: belangrijk om bij ESD het signaal echt langs de beveiligingschip te routen, het onderdrukken van hoogfrequente pulsen werkt minder goed als deze op een 'zijspoor' zit. Zie de tracks als spoeltjes:

Ik zou bijvoorbeeld zoiets doen (als voorbeeld):

Koper vlakken (GND planes)

• [x] zet clearance kleiner, bijv 0.2mm is voldoende. Dan worden de gaten en randen rondom tracks & via een stuk kleiner
• [x] zet 'pad connections' op 'reliefs for PTH' voor beste warmteafvoer voor SMD componenten (charger IC etc)

Charger circuit

• [x] Decoupling condensator zit op de goede plek, kan evt nog wat dichter bij.

Een voorbeeldje zoals ik dit stukje zou doen:

• let op de flow van de power: deze loopt langs de condensator, dan met een korte verbinding direct naar de chip
• vias bij GND kant van de condensatoren voor een low-inductance verbinding naar de GND plane op laag 2.
• op plekken waar de PCB warm zal worden (zoals bij deze chip) kun je wat extra vias plaatsen om meer koper + geleiding naar de GND planes toe te voegen ('thermal vias' noemen ze dit vaak)

• [x] zelfde voor de REGN condensator, ideal zou je deze in de layout voorrang geven op het blokje weerstanden (die kunnen ook wel een stukje naar links)

Algemeen

Dingen om even na te lopen na alle overige wijzigingen:

• [x] voldoende GND vias

  • [x] bij elke GND pin (zodat er altijd een korte route is naar de ground planes op laag 2/3)
  • [x] GND return vias in de buurt van (groepjes) tracks die van laag wisselen
  • [x] 'stitching vias': alle GND vlakken regelmatig verbinden, bijv elke 10-20mm en op hoeken van een vlak. Zodat de vlakken niet als antenne gaan werken (hoogfrequent in resonantie komen).

• [x] silk screen: designators weglaten of netjes zetten

• [x] silk screen: text/label bij de connectors en een PCB naam+versienummer

• [x] 3D footprints toevoegen zodat we de PCB goed in een behuizing kunnen inpassen

Current sense

Dit is meer een tip, huidige layout is goed genoeg. Ik verwacht dat de laadstroom hierdoor een paar % lager uitvalt dan je zou verwachten maar dat komt niet zo precies.

Misschien wel leerzaam want dit komt vaak voor: het meten van stromen dmv een serieweerstandje. Als je dit nauwkeurig wilt doen kun je het beste 'kelvin style' doen (die term vind je ook vaak in datasheets etc terug). Dit is iets dat je niet makkelijk in het schema kunt aangeven dus iets om altijd even extra op te letten bij de layout.

Als voorbeeld: de oplader chip meet de laadstroom door de spanningsval over RSR1 te meten. De stroom loopt in de richting van de blauwe pijlen, en ziet dus behalve RSR1 ook een beetje weerstand van het koper: in principe zul je dus op elke plek op de BAT+ track op die route een net andere spanning meten. Het meest nauwkeurig is om een apart paar tracks (in groen aangegeven) te routen direct vanaf de weerstand naar de chip, zonder deze bijv. te delen met het voltage feedback netwerk: